韩国科技媒体ZDNet Korea援引知情人士消息称，三星电子修改了下一代DRAM的开发路线图：原本以研究项目形式推进的“B1b”技术被正式纳入路线图，并接管了“D0a”这一名称——即首个10纳米以下的DRAM节点。原先对应D0a的垂直晶体管（VCT）DRAM方案则被降级为派生版本，改称“D0a-V”。

所谓B1b，是指采用晶圆对晶圆（W2W）混合键合（Hybrid Bonding）的技术路线：把DRAM的存储单元（Cell）和外围驱动电路（Peri）分别在两块晶圆上制造，再通过铜对铜的直接键合将二者贴合，形成“单元在上、外围在下”的结构。相比传统将单元与外围电路集成在同一块晶圆上的做法，这种结构有利于更密集地排布存储单元，也允许单元和外围电路各自采用最优化的制程。

（混合键合示意图）

报道引述知情人士称，B1b此前一直在研发中，但从未出现在三星的正式路线图上；此次调整意味着三星正在积极推动B1b DRAM的快速商用化。报道还指出，B1b真正进入量产轨道最快也需约两年时间，具体的量产投资计划预计将在明年年中敲定。

为什么改用混合键合？

VCT技术的理论收益相当诱人：将晶体管从水平改为垂直排布后，DRAM单元面积可以从6F²缩小到4F²，业界估算同面积下单元密度可提升30%至50%。但代价是技术难度陡增。据韩媒The Elec此前报道，VCT需要高深宽比刻蚀来形成垂直沟道，为抑制微缩后的漏电流还需将沟道材料从硅更换为IGZO（铟镓锌氧化物），字线材料从氮化钛换成钼的方案也因腐蚀性和工艺控制问题仍在评估中。

（DRAM存储单元面积缩小结构演变）

混合键合则是一条已被量产验证过的路径。该技术此前已应用于CMOS图像传感器和400层以上的3D NAND制造，且三星今年3月已用4F²加VCT结构在10a节点上做出了可工作的芯片，其外围电路晶圆同样通过W2W混合键合与单元晶圆集成。换言之，混合键合本身不是新赌注，而是一个有良率数据支撑的平台型技术。ZDNet Korea援引业内人士称，从设计角度看B1b的商用化门槛低于VCT，三星内部也在加快B1b的导入节奏。

这一调整也并不等于放弃VCT。TechInsights近期分析指出，VCT与混合键合并不互斥，二者代表DRAM从平面微缩走向结构重设计的同一趋势，未来竞争的关键在于谁能以更高的良率和可靠性完成三维集成。三星的策略更像是先用混合键合抢下亚10纳米的先发位置，再把VCT和3D DRAM作为后续迭代的筹码。事实上，三星此前已公开基于4F²和VCT的10a DRAM研发计划，目标2028年进入量产，并打算把该结构沿用到10b、10c三代，从10d起转向3D DRAM。

HBM业务影响

这次路线调整与三星的HBM战略高度咬合。ZDNet Korea报道称，三星正在评估将B1b应用于HBM5（第八代高带宽内存），HBM5预计2029年前后量产，三星的目标是把其运行速度较HBM4E提升50%以上。

（三星HBM5展示模型）

从产业节奏看，这个时间点与客户端的路线图吻合。The Elec报道称，三星正在平泽园区建设配备约50台D2W混合键合机的量产线，设备交付安装预计2026年底启动，大规模量产则指向2029至2030年，恰好对应英伟达下一代AI芯片Feynman采用HBM5或定制HBM的窗口。

混合键合对HBM的价值在于解决“热”与“厚”的瓶颈。三星今年7月发表的研究显示，混合铜键合（HCB）可使HBM堆叠高度降低超过15%，热点结温低于传统热压键合（TCB），散热路径显著改善。据Wccftech报道，三星计划在16层HBM4E上先引入HCB并与TCB并行，到HBM5再全面转向混合键合。

对三星而言，这一技术转向还有一层竞争含义。当前HBM市场由SK海力士凭借MR-MUF工艺主导，而混合键合被视为可能改写格局的变量。行业分析普遍认为，谁能率先掌握混合键合，谁就能在HBM5时代获得学习曲线上的先手。值得注意的是，三星在DRAM前端单元结构上押注VCT和混合键合，而SK海力士据报计划在10b节点才导入4F²与VCT，且因缺乏自有逻辑产线，其外围电路晶圆可能需依赖外部代工。