随着全球AI算力竞赛进入白热化，数据传输的频宽与能耗已成为技术发展瓶颈。为应对下一代高性能计算 (HPC) 需求，台积电正加速布局硅光子与共封装光学 (CPO) 技术。

根据最新市场消息，台积电的光子集成电路 (PIC) 产能规画已进入“三级跳”阶段，预计月产能将从目前的500片，在三年内扩容逾30倍，于2028年达到至少2.5万片的规模，为CPO供应链开启放量视窗。

2026年进入爆发期

券商指出，台积电的PIC产能扩张路径清晰：2026年第二季将先拉升至1万片，第四季增至1.5万片，最终在2028年突破2.5万片。以此推算，年化PIC产出将从目前的400万颗飙升至近1.94亿颗，对应的实际光引擎 (Light Engine) 年出货量估计可达4860万颗。

在客户端，2026至2027年将由英伟达、博通及AMD等头部客户率先采用台积电的COUPE平台，主要应用于高频宽、低功耗的AI GPU与数据中心交换器。随后，联发科、Marvell及Ayar Labs等公司也预计于2028年接棒加入量产平台，象征CPO技术将从旗舰产品扩散至更广泛的ASIC与网络芯片市场。

CoPoS提前上阵与“化圆为方”的变革

为了与英特尔的EMIB-T技术抗衡，台积电计划将次世代封装技术“CoPoS”(Chip on Panel on Substrate) 的量产时程提前至2028年。CoPoS技术的核心在于利用大面积的重布线层 (RDL)，打破传统硅中介层 (Silicon Interposer) 的光罩尺寸限制，实现超大面积的芯片整合。

该技术在制程上推动了“化圆为方”的材料革命：

方形硅晶圆：环球晶与合晶已进入验证阶段。环球晶研发的310mm×310mm方形硅晶圆预计2026年第四季小量出货。

玻璃基板与 TGV 技术：台积电携手日本载板龙头揖斐电与中国台湾面板大厂群创进行验证。群创利用其台南厂区负责关键的玻璃通孔 (TGV) 制程，这标志着面板产业跨界切入AI封装供应链。

外资调查显示，CoPoS技术已被纳入英伟达的“Feynman”GPU架构蓝图中，预计2029年的Feynman Ultra版本将全面改采此架构。

良率爬坡与定价权

尽管技术布局领先，但CPO量产仍面临严峻的良率挑战。PIC晶圆完成后，需经过SoIC整合、光电测试、FAU(光纤阵列单元) 耦合等多道工序。以SoIC良率50%的情境推算，每月1万片晶圆的产出在经过层层损耗后，实际终端出货量可能仅约39万颗。

此外，台积电2026年下半年毛利率可能受到2nm初期投产与海外扩厂成本的侵蚀。然而，分析师认为台积电具备强大的先进制程定价权，预计2nm晶圆单价将逼近3万美元，通过调涨价格可有效对冲成本压力，维持获利动能。