英特尔传抢单台积电成功，拿下Google先进封装大单。外媒引述知名研究机构SemiAnalysis最新报告指出，Google下一代张量处理器（TPU）舍弃先前采用的台积电CoWoS先进封装，转向拥抱英特尔最新的EMIB-T封装技术。

针对上述消息，台积电昨（2）日表示，不评论市场传闻，也不评论单一客户业务。英特尔方面也不予评论。业界解读，这应是台积电CoWoS产能持续供不应求，让英特尔有机可乘，拿下部分指标性大客户案件。

目前台积电CoWoS是市场上AI GPU与AI加速器的主流封装选择，包括辉达、超微及多家云端服务供应商（CSP）的芯片，皆依赖CoWoS技术。

然而，SemiAnalysis在社群平台X贴文指出，Google下一代TPU（代号Humufish）将采用英特尔的EMIB-T封装，而非CoWoS。

此事除了反映出大型云端服务厂商积极寻求突破单一供应链的限制，为AI芯片建立第二套先进封装来源，成本与效率应该也是Google的一大考量。

不过，由于英特尔EMIB-T属于新一代制程，其扩大量产的良率将是对该公司执行力的考验；若时程上有所延误，Google的TPU封装仍有可能重新回到台积电阵营。

台积电CoWoS技术目前有CoWoS-S、CoWoS-R与CoWoS-L版本，其中CoWoS-S以晶圆级系统整合技术，能在大面积的硅中介层上提供高密度互连与深沟槽电容，以承载各种功能性芯片，不过容纳最大仅达3.3倍光罩尺寸的中介层。

CoWoS-R则使用重布线层（RDL）中介层为系统单芯片（SoC）与／或高带宽存储器（HBM）之间的互连界面，以实现异质整合。至于CoWoS-L则结合以RDL为基础的中介层与内嵌局部硅互连（LSI），能支持更大尺寸的高效能运算（HPC）产品。

至于英特尔的EMIB 2.5D方案，使用非常小的硅桥搭配多层布线，来取代大面积硅中介层，并支持HBM整合，标榜最适合当前的AI应用。

根据英特尔释出的资料，预计今年可达到八至十倍光罩复合体尺寸，以较低成本提供最高密度的运算能力。而且EMIB-T版本加入硅穿孔（TSV）技术，支持从其他封装技术转换设计。