5月25日，在2026年IEEE国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波正式发布"韬（τ）定律"（Tau Scaling Law）。这一技术路线图的核心思路，是跳出过去半个世纪依靠缩小晶体管物理尺寸来推进制程升级的传统路径，转而以"时间缩放（τ）"替代"几何缩放（L）"，从系统层面重新定义芯片演进逻辑。
近日，全球芯片设计自动化（EDA）及半导体技术路线图领域的顶尖权威学者、加州大学圣地亚哥分校（UC San Diego）计算机科学与工程及电气与计算机工程双聘杰出教授Andrew B. Kahng公开受访，对"韬定律"的可行性作出正面解读。这位拥有高性能计算特聘教授席位、曾获2019年"韩国诺贝尔奖"韩国湖岩工程奖的业界泰斗指出，华为这套非传统路线在部分核心维度上确实能实现比传统路径更短的研发周期，到2031年实现等效1.4纳米制程水平"具备内在稳健性"。
Andrew B. Kahng（图源：加州大学圣地亚哥分校官网）
传统"摩尔定律"以几何尺寸（L，nm）为标尺，通过不断缩小晶体管沟道长度和栅极间距来提升密度。而"韬定律"提出的"τ Scaling"将优化目标转向时间维度（τ，ps），从器件、电路、芯片、模块与板卡、机架、超级节点、数据中心到系统，自上而下进行全栈协同优化。
图：从几何尺度的缩微转移到时间尺度的缩微。
何庭波在ISCAS 2026的演讲中展示的技术推演图显示，这一新架构不再将光刻物理尺寸作为唯一瓶颈，而是通过系统级设计、先进封装、3D集成以及软硬件协同优化，在同等功耗包络下提升系统级吞吐量。华为官方解释称，"韬定律"旨在提供一条全新的可持续演进路线，以应对传统几何缩微面临的量子效应与泄漏电流等物理极限，以及制造成本指数级上升带来的经济效益下降。
何庭波视频演讲（图源：演讲视频截图）
针对华为提出的"到2031年实现等效1.4纳米"目标，Kahng在专访中给出了关键判断。
"2031年距离当下只剩5年的时间窗口，由此完全可以合理推测，华为至少已经完整掌握了一条能够支撑该技术目标落地的可验证路径，相关核心研究已经推进到了相当成熟的阶段。"
Kahng进一步分析指出，整个行业都已感知到先进制程升级的收益边际正在持续收窄。从5纳米向3纳米、2纳米再到1.4纳米推进的过程中，功耗、性能、面积三大关键指标每一代带来的实际改善幅度已大幅放缓。这意味着，"韬定律"需要填补的技术差距，实际上远小于外界基于传统路径直观预判的量级，整套非传统路线的落地可行性"比很多观察者此前预想的要高得多"。
Kahng强调，"等效于1.4纳米"并不意味着华为芯片在版图密度、最高频率、制造良率、封装系统成本等所有指标上都达到传统1.4纳米水平。更准确的理解是，它代表一套基准测试标准。
这些标准既能够体现"韬定律"的关键优势，也会暴露当前先进芯片在某些方面的局限——例如SRAM（静态随机存取存储器）密度缩放仍显不足，仍须嵌入纯二维平面布局，或者受限于同质化芯片架构。对比指标可能围绕更低的功耗包络（power envelope）、更高的存储容量与带宽、单位封装面积内的等效晶体管数量，以及同等功耗条件下的系统级吞吐量来设定，适用场景包括移动处理、边缘计算或AI加速器。
"如果相关标准能够被提前、清晰地提出，并在之后接受验证，那么'等效于1.4纳米'的表述将更具说服力。"Kahng表示，"韬定律"的某些维度可能具备更短的研发周期、更低的资本开支需求以及更小的技术风险，这使该目标具备一定的内在稳健性。
Kahng在访谈中特别提到，华为自2019年以来便已在紧迫探索如何通过3D集成继续实现缩放，"这一行动很可能早于许多其他公司将该问题视为关乎生存的战略挑战"。
这一判断与华为披露的技术路线相吻合。当前半导体产业路线图已预计，最迟到2036年，3D多层技术节点将成为产业发展的重要方向，3D集成将成为延续芯片缩放进程的必要组成部分。华为将"系统价值"而非"晶体管尺寸"作为共同目标，推动软件、封装、芯片设计、产业生态及工程能力多领域协同，正是"超越摩尔"（More Than Moore）框架下的关键杠杆。
据多家媒体报道，首款采用"韬定律"新架构的芯片将于今年晚些时候发布。何庭波在ISCAS 2026上的演讲也暗示了这一定位——"韬定律"不仅是面向2031年的远期蓝图，更是已经具备工程落地条件的现实路径。
Kahng认为，"韬定律"的价值不仅在于技术本身，更在于它向整个产业生态发出了清晰提醒：系统价值是一个共同目标，要实现这一目标，多个技术领域必须协同合作，才能真正形成一种关于价值缩放的"元定律"。此外，如果这一讨论能够促使产业界重新思考指标、基准测试和技术路线图，而不是仅仅依靠过去经验"看后视镜开车"，同样将产生积极影响。
来源：电子工程专辑
