三星发布10纳米以下DRAM技术

三星发布10纳米以下DRAM技术

  • 2025-12-18
  •  118

关键词: 三星电子 DRAM CoP架构 DRAM技术

三星电子近日在存储芯片领域取得重大突破,成功开发出可用于10纳米以下制程DRAM的核心技术。据TheElec报道,三星电子与三星综合技术院(SAIT)在旧金山举行的IEEE国际电子器件会议(IEDM)上,公开了这项革命性技术,相关成果有望应用于未来的0a或0b世代DRAM产品,为全球存储芯片行业带来新的变革。

攻克高温工艺难题

此次三星公布的技术题为"用于10nm以下Cell-on-Periphery(CoP)垂直沟道DRAM晶体管的高耐热非晶氧化物半导体晶体管"。该技术的核心创新在于解决了长期困扰DRAM制程微缩化的高温工艺难题。

传统DRAM制造中采用的是外围电路与存储单元分离的架构,而在追求更高集成度的过程中,行业转向了将存储单元垂直堆叠在外围电路之上的CoP(Cell-on-Periphery)架构。然而,这一架构面临重大挑战:在存储单元堆叠工艺过程中产生的约550℃高温会导致位于下层的外围晶体管受损,进而引起性能明显下降。

三星电子通过采用创新的非晶态铟镓氧化物(InGaO)材料成功攻克了这一难题。"我们首次演示了可耐受550摄氏度高温、沟道长度为100纳米的非晶InGaO基高耐热垂直沟道晶体管(VCT),并支持将该晶体管集成到单片式(Monolithic)CoP DRAM架构中。"三星技术团队在发布会上表示。

稳定性与耐久性获验证

在技术验证方面,三星展示了令人瞩目的实验数据。在550摄氏度的氮气热处理(退火)工艺后,器件的阈值电压变化(ΔVt)保持在0.1eV以内,漏极电流几乎没有出现退化。这意味着晶体管在极端高温环境下依然能保持原有性能,解决了CoP架构在制造过程中的核心瓶颈。

在评估半导体器件长期可靠性的高温、高电压应力实验(NBTI)中,该技术同样表现出色,ΔVt仅为约-8mV,显示出极佳的稳定性。三星技术团队确认,基于这一技术的器件可稳定工作10年以上,完全满足商业应用的耐久性要求。

通过分子动力学(MD)和密度泛函理论(DFT)模拟,研究人员进一步揭示了该技术背后的科学原理:"InGaO晶体管的高热稳定性,源于沟道与电极界面处正负离子的外部扩散受到抑制。"这一发现不仅解释了技术优势的来源,也为未来材料优化提供了理论基础。

从实验室到量产之路

尽管技术前景广阔,该项技术目前仍处于研究阶段,距离实际应用于三星电子的量产DRAM产品尚有一段路要走。从实验室成果到大规模量产,还需经过严格的工艺优化、良率提升和成本控制等环节。

三星电子在技术路线上已明确表示,这一突破将主要用于0a和0b类DRAM,这些新型存储器将采用小于10纳米的制程节点,成为未来高密度存储解决方案的核心。业内消息人士透露,三星可能在2026年底至2027年初推出首批基于此技术的商用DRAM产品。


来源:电子工程专辑