CMOS(Complementary Metal Oxide Semiconductor， 互补金属氧化物半导体）工艺技术是当今集成电路制造的主流技术，99% 的 IC 芯片，包括大多数数字、模拟和混合信号IC，都是使用 CMOS 技术制造的。


什么是P型半导体与N型半导体？

P型半导体是将三价元素（如硼或镓）掺杂到硅中产生的。三价原子的外层有3个电子，与相邻的硅原子共享时，会形成一个空穴，当其他电子填补这个空穴时，空穴就会移动到新的位置，并形成电流。

N型半导体是将五价元素（如磷、砷）掺杂到硅中产生的。五价原子的外层有5个电子，其中4个与相邻的硅原子共享，形成共价键，而第5个电子由于与核的结合力较弱，容易变为自由电子，自由电子移动则形成电流。

CMOS的发展历程？

先由PMOS发展到NMOS，又发展为CMOS，目前CMOS技术渐渐不能胜任需求，又发展出BiCOMS、BCD 和HV-CMOS 等多个变种工艺技术。

在PMOS晶体管中，源极（Source）和漏极（Drain）是由p型半导体制成，衬底（Substrate）是n型半导体。当在栅极（Gate）和源极之间施加负电压时，空穴被吸引到栅极下方形成导电通道，使电流能够通过。

NMOS（N型金属氧化物半导体）NMOS 晶体管采用相反的方法。源极和漏极采用n型半导体，衬底采用p型半导体。当栅极相对于源极呈正电压时，会在N型硅基底和氧化层之间形成负电荷载流子导电的“沟道”，实现电流的导通。

CMOS技术是将NMOS和PMOS晶体管集成在同一个IC上的技术。在CMOS电路中，NMOS和PMOS晶体管是互相补充的关系，即当一个导通时，另一个关闭。


平面CMOS到三维CMOS

当集成电路芯片制造产业的特征尺寸缩小到22nm时，使用传统的CMOS平面微纳加工工艺技术，已经不能完全解决由于其沟道尺寸的缩小而带来的器件性能劣化的问题。

在平面器件中，随着特征尺寸的进一步减小，对于极薄的栅极氧化层，虽然可以通过栅极电压对沟道进行控制，但这将导致漏电流的增加，最终导致载流子迁移率（μ）降低，体平面技术无法使CMOS晶体管的性能做出显著的改进。

1999年，胡正明教授及其团队提出了Fin-FET （鳍式场效应晶体管），基于Fin-FET结构的CMOS晶体管，2011年Intel公司在其22nm工艺技术节点上首次推出其商品化的Fin-FET产品Ivy-Bridge。这一晶体管结构的使用大大增加了晶体管的栅控能力，也使得基于此晶体管制备的芯片功耗显著降低。

也正是Fin-FET的引入，tsmc(台湾积体电路制造股份有限公司，简称台积电)崛起，在14nm之后的Fin-FET技术节点发展下（14nm、7nm、5nm），Intel的霸主地位被撼动，tsmc自此成为晶圆代工技术的引领者。


那么CMOS的制作工艺流程有哪些呢？

具体如下：

1、初始清洗

将晶圆放入清洗槽中 ，利用化学或物理方法将在晶圆表面的尘粒或杂质去除，防止这些杂质尘粒对后续制造工艺造成影响。


2、前置氧化

利用热氧化法生长一层二氧化硅（Si02）薄膜，目的是为了降低后续生长氮化硅（Si3N4）薄膜工艺中的应力。氮化硅具有很强的应力，会影响晶圆表面的结构，因此要在这一层Si3N4 及硅晶圆之间生长一层Si02 薄膜，以此来减缓氧化硅与硅晶圆间的应力。

3、淀积Si3N4

利用低压化学气相沉积（LPCVD）技术，沉积一层 Si3N4，用来作为离子注入的掩模板，同时在后续工艺中定义 p 阱的区域。


4、p阱的形成

将光刻胶涂在晶圆上后，利用光刻技术，将所要形成的 p型阱区的图形定义出来，即将所要定义的p型阱区的光刻胶去除。


5、去除Si3N4

利用干法刻蚀的方法将晶圆表面的Si3N4去除。


6、p阱离子注入

利用离子注入技术，将棚打入晶圆中，形成P阱，接着利用无机榕液（硫酸）或干式臭氧烧除法将光刻胶去除。


7、p阱退火及氧化层的形成

将晶圆放入炉管中进行高温处理，以达到硅晶圆退火的目的，并顺便形成 层n阱的离子注入掩模层，以阻止后续步骤中（n阱离子注入）n型掺杂离子被打入p阱内。


8、去除 Si3N4

利用热磷酸湿式蚀刻方法将晶圆表面的Si3N4去除掉。


9、n阱离子注入

利用离子注入技术，将磷打入晶圆中，形成n阱。而在p阱的表面上，由于有一层Si02膜保护，所以磷元素不会打入p阱中。


10、n阱退火

离子注入后，会严重破坏硅晶圆晶格的完整性。所以掺杂离子注入后的晶圆必须经过适当的处理以回复原始的晶格排列。退火就是利用热能来消除晶圆中晶格缺陷和内应力，以恢复晶格的完整性，同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。


11、去除Si02

利用湿法刻蚀方法去除晶圆表面的Si02。


12、前置氧化

利用热氧化法在晶圆上形成一层薄的氧化层，以减轻后续Si3N4沉积工艺所产生的应力。


13、Si3N4的淀积

利用LPCVD技术淀积Si3N4薄膜，用于定义出元器件隔离区域，便不被Si3N4遮盖的区域可被氧化而形成组件隔离区。


14、元器件隔离区的掩模形成

利用光刻技术，在晶圆上涂覆光刻胶，进行光刻胶曝光与显影，接着将氧化绝缘区域的光刻胶去除，以定义出元器件隔离区。


15、Si3N4的刻蚀

以活性离子刻蚀法去除氧化区域上的Si3N4，再将所有光刻胶去除。


16、元器件隔离区的氧化

利用氧化技术，长成一层Si02 膜，形成元器件的隔离区。


17、去除 Si3N4

利用热磷酸湿式蚀刻的方法将其去除。


18、利用氢氟酸（HF）去除电极区域的氧化层

除去 Si3N4后，将晶圆放入HF化学槽中，去除电极区域的氧化层，以便能在电极区域重新成长品质更好的Si02薄膜作为电极氧化层。


19、电极氧化层的形成

此步骤为制作CMOS的关键工艺，即利用热氧化法在晶圆上形成高品质的Si02作为电极氧化层。


20、电极多晶硅的淀积

利用LPCVD技术在晶困表面沉积多晶硅，以作为连接导线的电极。


21、电极掩模的形成

在晶圆上涂覆光刻胶，再利用光刻技术将电极区域定义出来。


22、活性离子刻蚀

利用活性离子刻蚀技术刻蚀出多晶硅电极结构，再将表面的光刻胶去除。


23、热氧化

利用氧化技术，在晶圆表面形成一层氧化层。


24、NMOS源极和漏极形成

涂覆光刻胶后，利用光刻技术形成NMOS的源极与漏极区域的屏蔽，再利用离子注入技术将硼元素注入源极与漏极区域，而后将晶圆表面的光刻胶去除。


25、PMOS源极和漏极形成

利用光刻技术形成PMOS源极及漏极区域的屏蔽后，再利用离子注入技术将硼元素注入源极及漏极区域，而后将晶圆表面的光刻胶去除。

26、未掺杂的氧化层化学气相淀积

利用等离子体增强化学气相沉积（PECVD）技术沉积一层无掺杂的氧化层，保护元器件表面 ，使其免于受后续工艺的影响。


27、CMOS源极和漏极的活化与扩散

利用退火技术，对经离子注入过的漏极和源极进行电性活化及扩散处理。


28、淀积含硼磷的氧化层

加入硼磷杂质Si02有较低的熔点，当硼磷氧化层被加热到800℃时会有软化流动的特性，可以利用这个特性进行晶圆表面初级平坦化，以利于后续光刻工艺条件的控制。


29、接触孔的形成

涂覆光刻胶，利用光刻技术形成第一层接触金属孔的屏蔽；再利用活性离子刻蚀技术刻蚀出接触孔。


30、溅镀Metal1

利用溅镀技术在晶圆上溅镀一层钛/氮化钛/铝/氨化钛的多层金属膜。


31、定义出第一层金属的图形

利用光刻技术，定义山第一层金属的屏蔽，然后利用活性离子刻蚀技术将铝金属刻蚀出金属导线的结构。


32、淀积Si02

利用PECVD技术，在晶圆上沉积一层Si02介电质作为保护层。


33、涂上Si02

将流态的Si02(Spin on Glass, SOG）旋涂在晶圆表面上，使晶圆表面平坦化，以利于后续光刻工艺条件的控制。


34、将SOG烘干

由于SOG是将Si02溶于溶剂中，因此必须要将溶剂加热去除。


35、淀积介电层

淀积一层介电层在晶圆上。


36、Metal2接触通孔的形成

利用光刻技术及活性离子刻蚀技术制作通孔（Via ），以作为两个金属层之间连接的通道 ，之后去掉光刻胶。


37、Metal2的形成

沉积第二层金属膜在晶圆上，利用光刻技术制作出第二层金属的屏蔽，然后蚀刻出第二层金属连接结构。


38、淀积保护氧化层

利用PECVD技术沉积出保护氧化层。


39、Si3N4的淀积

利用PECVD技术沉积出Si3N4膜，形成保护层。


40、金属焊盘的形成

利用光刻技术在晶圆表层制作金属焊盘（pad）的屏蔽图形。利用活性离子蚀刻技术蚀刻出焊盘区域，以作为后续集成电路封装工艺的连接焊线的接触区。


41、将元器件予以退火处理

目的是让元器件有最优化的金属电性接触与可靠性，至此就完成一个 CMOS 晶体管的 艺制作。