这两年和做光模块的工程师聊天，话题几乎绕不开同一个词：带宽。AI大模型训练、云计算、超大规模数据中心……服务器之间要搬的数据量几乎是指数级往上跳，网络端口从100G、400G一路顶到800G、1.6T，后面还没看到头。

网络通信速率往上走，大家的注意力通常都先落在SerDes、DSP和光器件上，反而容易忽略一颗特别小的器件-低抖动差分晶体振荡器（Low Jitter Differential Crystal Oscillator）。它通常只有几毫米见方，却是整条链路时钟的源头。所以今天想通过这篇文章给大家讲清楚几个事情：

l 光模块速率越高，为什么对晶振抖动的要求就越苛刻？

l 156.25MHz、312.5MHz、625MHz这类频率，为什么总在高速通信设备里出现？

l LVDS、LVPECL、HCSL三种差分电平，到底该怎么选？

下面开始给大家一一普及。

一、光模块为什么需要高品质时钟？

光模块干的活，说到底就一件事：把高速电信号和光信号高保真地来回转换。

以前在Mbps容易，可到了Gbps、Tbps这个量级，“高保真”三个字就变得非常苛刻-接收端必须在极短的时间窗口里，把海量的“0”和“1”一个一个进行判断。

打个比方 高速通信系统就像一条高速公路，数据是路上疾驰的车，时钟就是那把刻度极细的时间标尺。尺子稳了，接收端才能在正确的时刻完成采样；如果尺子自己晃，采样点就跟着偏移，误码就来了。

所以，从SerDes、PHY到交换芯片、光通信系统，所有环节盯的都是同一个东西：参考时钟。它的质量，几乎是整条高速链路性能与稳定性的底座。

二、什么是晶振的相位抖动（Phase Jitter）？

理想状态下，晶振输出的每一个时钟边沿都应该准时到达。但现实里，器件热噪声、电源纹波、环境干扰一刻不停地在捣乱，边沿总会往前或往后漂那么一点点。

这一点点时间上的不确定性，就是所谓的抖动（Jitter）。

在查阅高速时钟晶振产品的规格书（Datasheet/Specification），你会反复看到一个指标：RMS Phase Jitter（RMS: Root Mean Square均方根相位抖动）。它的常用单位有两个：

l ps（皮秒）

l fs（飞秒），1ps=1000fs，例如40fs就是0.040ps

一个很容易踩的坑 拿两家晶振的RMS相位抖动数值直接比大小，是最常见的错误。先确认测试时的积分频率范围（比如12kHz~20MHz）是不是同一个-积分范围不同，两个数字放在一起比较就毫无意义。

三、为什么800G/1.6T演进中，低抖动如此关键？

一句话概括：数据速率越高，系统可容忍的时间误差窗口就越小。

感受一下量级。100Gbps的NRZ(Non-Return-to-Zero)信号，一个UI（Unit Interval，单位间隔）只有10ps；换成PAM4(4-Level Pulse Amplitude Modulation)，单通道跑到200Gbps，UI直接压到5ps。同样大小的时钟抖动，在越来越窄的数据窗口里所占的比例被成倍放大，原本还算宽裕的采样裕量，一下就紧了。

工程实践中，大家习惯用示波器上的眼图（Eye Diagram）来判断链路质量：

l 眼图越张开：判别窗口越大，抗干扰能力越强，链路裕量越足；

l 抖动与噪声增加：眼图闭合、迹线变厚，接收端误码率（BER: Bit Error Rate）跟着上升，严重时直接掉线。

因此，光模块从400G升级到800G、1.6T，采用低抖动（甚至超低抖动）晶振，已经成为保障系统总时序余量（Timing Margin）的必然选择。

四、为什么高速通信偏爱“差分晶振”？

翻开高速硬件的原理图，LVDS、LVPECL、HCSL这几个缩写几乎躲不开。它们代表不同的高速差分输出逻辑标准，共同点是都用一对相位相反的互补信号来传输时钟。

与传统单端 CMOS 输出相比，差分的优势主要在三条：

1. 强共模抑制能力（CMRR）：来自板级电源和高频环境的干扰，大多会同时落在两条线上，做差之后就被抵消掉了。

2. 低EMI辐射：互补信号产生的电磁场相互抵消，对周边电路的骚扰更小。

3. 更适合高频传输：信号摆幅小、边沿陡峭，频率往上走时更从容。

这正是服务器、交换机、AI加速卡和高速光模块，无一例外采用差分晶振作为参考源的原因。

五、156.25MHz为何成为高速通信的“黄金频率”？

查阅以太网（Ethernet）和光通信设备的规格书，156.25MHz出现的频率高得离谱。

原因不复杂：以太网物理层内部的线速率常见3.125Gbps、6.25Gbps、10.3125Gbps等，芯片内部要通过PLL（锁相环）倍频。156.25MHz的好处是倍频比干净-乘上一个合适的整数倍，就能得到所需时钟，简单直接。

此外，100MHz（PCIe 标准）、125MHz、312.5MHz、625MHz等频率也很常见。

选型误区 并不是频率越高（比如 625MHz）就一定比低频（156.25MHz）好。核心取决于主控PHY/SerDes芯片对参考时钟（Reference Clock）的具体架构要求，盲目追高反而可能增加功耗与成本。

六、LVDS、LVPECL、HCSL 应该如何选择？

三种差分输出标准在电气特性上差异明显，适用场景也各有侧重：

选型公式 差分晶振选型，绝不能只问一句“有没有 156.25MHz”，而是要把这条链完整确认下来：频率+输出类型+工作电压+抖动指标+温度稳定性+封装尺寸。

七、低抖动差分晶振选型八要素

评估光模块晶振时，建议硬件和光模块工程师按下面的顺序逐条过一遍：

1. Frequency（输出频率）：如156.25MHz/312.5MHz。

2. Output Type（输出类型）：LVDS/LVPECL/HCSL。

3. RMS Phase Jitter（相位抖动）：如<100fs或<50fs，注意要带上12kHz~20MHz或其他的积分区间。

4. Supply Voltage（供电电压）：常见1.8V、2.5V、3.3V。

5. Frequency Stability（频率稳定度）：如±20ppm、±50ppm，需确认是否含全温及老化。

6. Operating Temperature（工作温度）：商业级-20℃~70℃，工业级-40℃~85℃。

7. Package Size（封装尺寸）：如7050、5032、3225；光模块内部空间紧张，向2520、2016小型化的趋势很明显。

8. Enable/Disable Function（使能控制）：便于功耗管理与板级测试，别等调试时才发现没留。

八、晶振是抖动越低越好吗？

单看性能维度，相同测试条件下，抖动越低，时钟不确定性越小，这话没错。但实际工程选型，从来是性能、功耗、散热与成本之间的综合博弈：

l 超低抖动晶振，通常意味着更高的功耗和成本，这是工艺决定的，绕不过去。

l 指标再优异，如果封装尺寸或电压与主板不匹配，也一样无法落板。

更务实的做法是：优先契合主芯片的规格底线，结合板载电源的噪声预算，在满足系统误码率要求的前提下，选择性价比与供货都最稳定的低抖动方案。够用、稳定、能长期供货，往往比参数表上多几个 fs 更重要。

九、SJK 晶科鑫：高速通信时钟整体解决方案

回到具体产品。针对800G/1.6T 光模块、AI服务器、数据中心交换机等高带宽应用，SJK 晶科鑫 提供全系列高性能频率控制元器件：

l 产品矩阵：涵盖普通XO、低抖动差分晶体振荡器、TCXO（温补）、VCXO（压控）、OCXO（恒温）及MEMS振荡器。

l 频点覆盖：全面支持100MHz、125MHz、156.25MHz、312.5MHz、625MHz等关键高速频点。

l 灵活定制：提供LVDS/LVPECL/HCSL等主流差分输出，支持多电压（1.8V~3.3V）及多种超紧凑 SMD 封装（3225/2520/2016等）。

同时，可依据芯片组（Chipset）参考设计，提供精准的选型支持与测试样品。

十、低抖动差分晶振FAQ

Q1：800G光模块必须使用156.25MHz晶振吗？

A1：不一定。156.25MHz是极具代表性的频点，但用不用它，取决于DSP、SerDes架构及系统设计-不少方案也会采用312.5MHz或其他频点。

Q2：fs（飞秒）和 ps（皮秒）怎么换算？哪个抖动更小？

A2: fs更小。1ps=1000fs。标称为45fs（即0.045ps）的晶振，性能远优于1ps的晶振。

Q3：LVDS和LVPECL晶振可以直接互换吗？

A3：不可以。两者的共模电压、输出摆幅和端接匹配电路完全不同，直接混用会导致信号失真，甚至芯片烧毁。

Q4：规格书上的“RMS Phase Jitter 45fs”可以直接拿来对比吗？

A4：不能直接比。必须先核对测试条件（如载波频率）和积分频段（如12kHz至20MHz）。不同积分条件下的抖动值，无法直接横向评判。

总结

光通信从400G跨越到800G/1.6T，速率翻倍的背后，是对时钟基准越来越苛刻的要求。低抖动差分晶振在整块板子上也许只是不起眼的几毫米，却撑起了高速数据传输“零误码”的那道防线。而所谓完美的晶振选型，从来不是参数表上的绝对最优，而是系统契合度、性能裕量与工程成本之间，找到的那个刚刚好的平衡点。

如果你正在为差分晶振选型发愁，欢迎了解深圳市晶科鑫实业有限公司（自主品牌 SJK）。SJK 创立于 1989 年，是国家高新技术企业、国家专精特新"小巨人"企业，产品覆盖无源晶振、32.768kHz、差分晶振、VCXO、TCXO、OCXO 与 MEMS 振荡器等全系列频率控制元器件。

其中超低抖动差分晶振支持 100MHz/125MHz/156.25MHz/312.5MHz 主流频点与 LVDS、LVPECL、HCSL 全电平输出，可用于 10G/25G 以太网、100G~800G 光模块、PCIe 5.0/6.0 及 AI 服务器。所有抖动数据均标注测试条件与积分带宽，并提供相噪与抖动实测报告；SJK 资深 FAE 团队可提供免费样品与时钟链路选型支持。官网：www.q-crystal.com.cn